スタンダードセル ライブラリの再利用

スタンダードセル ライブラリはデジタル回路のコアを形成し、エンジニアはロジック生成フロント エンドと配置配線エンジンの組み合わせを使用して非常に複雑なIPを構築できます。これらのライブラリには通常、単純な論理ゲートから複雑な機能まで、数百のセルが含まれています。スタンダードセルのスペースを効率的に使用すると、レイアウト全体でセルが何百万回も複製され、チップのサイズに大きな違いが生じます。

スタンダードセルの回路図は、セルが限られた数のシンボル (通常は N および P トランジスタとアンテナ ダイオード) を使用するため、極めて簡単なマイグレーションになります。インスタンス スワップ スクリプトを使用してタスクを完了することは可能かもしれませんが、これはプロパティとコールバックの制限によって複雑になる場合があります。完全な機能を備えた回路図マイグレーターは、移行プロセス中にそれらを処理するか、スクリプトをさらに強化することで修正できます。

スタンダードセルには、単純なポリゴンベースのデバイスが含まれていますが、レイアウトの移行は常に回路図の変換よりもはるかに困難です。ほとんどのレイヤーには、新しいテクノロジーへの 1:1 マップがありますが、多くの場合、類似点はそこまでです。デザイン ルールの変更は、セル内のほぼすべての形状に影響し、新しいセルの高さとルーティング グリッド ルールにも適応する必要がある場合があります。

OSIRISを使用して、既存のセルライブラリのルーティング ピッチを変更し、レイアウト密度を高めることもできます。ユーザーは X と Y のルーティング ピッチを設定できます。ライブラリは、コンパクターによって処理され、メタルとピンの位置が新しいルールに適合するように調整されます。経験から得たメタルピッチは、間隔の値を変更するだけで評価でき、ライブラリ全体で正確な結果が得られます。